--------------------------------------------
cycle count : 1 retired_instruction : 0
1 FE: 0 ID: XXXX EX: XXXX MEM: XXXX
1:register[0]: V:1
1:register[1]: V:1
1:register[2]: V:1
1:register[3]: V:1
1:register[4]: V:1
1:register[5]: V:1
1:register[6]: V:1
1:register[7]: V:1
1:register[8]: V:1
1:register[9]: V:1
1:register[10]: V:1
1:register[11]: V:1
1:register[12]: V:1
1:register[13]: V:1
1:register[14]: V:1
1:register[15]: V:1
1:register[16]: V:1
1:register[17]: V:1
1:register[18]: V:1
1:register[19]: V:1
1:register[20]: V:1
1:register[21]: V:1
1:register[22]: V:1
1:register[23]: V:1
1:register[24]: V:1
1:register[25]: V:1
1:register[26]: V:1
1:register[27]: V:1
1:register[28]: V:1
1:register[29]: V:1
1:register[30]: V:1
1:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 2 retired_instruction : 0
2 FE: 1 ID: 0 EX: XXXX MEM: XXXX
2:register[0]: V:1
2:register[1]: V:1
2:register[2]: V:1
2:register[3]: V:1
2:register[4]: V:1
2:register[5]: V:1
2:register[6]: V:1
2:register[7]: V:1
2:register[8]: V:1
2:register[9]: V:1
2:register[10]: V:1
2:register[11]: V:1
2:register[12]: V:0
2:register[13]: V:1
2:register[14]: V:1
2:register[15]: V:1
2:register[16]: V:1
2:register[17]: V:1
2:register[18]: V:1
2:register[19]: V:1
2:register[20]: V:1
2:register[21]: V:1
2:register[22]: V:1
2:register[23]: V:1
2:register[24]: V:1
2:register[25]: V:1
2:register[26]: V:1
2:register[27]: V:1
2:register[28]: V:1
2:register[29]: V:1
2:register[30]: V:1
2:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 3 retired_instruction : 0
3 FE: 1 ID: 0 EX: XXXX MEM: XXXX
3:register[0]: V:1
3:register[1]: V:1
3:register[2]: V:1
3:register[3]: V:1
3:register[4]: V:1
3:register[5]: V:1
3:register[6]: V:1
3:register[7]: V:1
3:register[8]: V:1
3:register[9]: V:1
3:register[10]: V:1
3:register[11]: V:1
3:register[12]: V:0
3:register[13]: V:1
3:register[14]: V:1
3:register[15]: V:1
3:register[16]: V:1
3:register[17]: V:1
3:register[18]: V:1
3:register[19]: V:1
3:register[20]: V:1
3:register[21]: V:1
3:register[22]: V:1
3:register[23]: V:1
3:register[24]: V:1
3:register[25]: V:1
3:register[26]: V:1
3:register[27]: V:1
3:register[28]: V:1
3:register[29]: V:1
3:register[30]: V:1
3:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 4 retired_instruction : 0
4 FE: XXXX ID: 1 EX: 0 MEM: XXXX
4:register[0]: V:1
4:register[1]: V:1
4:register[2]: V:1
4:register[3]: V:1
4:register[4]: V:1
4:register[5]: V:1
4:register[6]: V:1
4:register[7]: V:1
4:register[8]: V:1
4:register[9]: V:1
4:register[10]: V:1
4:register[11]: V:1
4:register[12]: V:0
4:register[13]: V:1
4:register[14]: V:1
4:register[15]: V:1
4:register[16]: V:1
4:register[17]: V:1
4:register[18]: V:1
4:register[19]: V:1
4:register[20]: V:1
4:register[21]: V:1
4:register[22]: V:1
4:register[23]: V:1
4:register[24]: V:1
4:register[25]: V:1
4:register[26]: V:1
4:register[27]: V:1
4:register[28]: V:1
4:register[29]: V:1
4:register[30]: V:1
4:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 5 retired_instruction : 0
5 FE: XXXX ID: XXXX EX: 1 MEM: 0
5:register[0]: V:1
5:register[1]: V:1
5:register[2]: V:1
5:register[3]: V:1
5:register[4]: V:1
5:register[5]: V:1
5:register[6]: V:1
5:register[7]: V:1
5:register[8]: V:1
5:register[9]: V:1
5:register[10]: V:1
5:register[11]: V:1
5:register[12]: V:0
5:register[13]: V:1
5:register[14]: V:1
5:register[15]: V:1
5:register[16]: V:1
5:register[17]: V:1
5:register[18]: V:1
5:register[19]: V:1
5:register[20]: V:1
5:register[21]: V:1
5:register[22]: V:1
5:register[23]: V:1
5:register[24]: V:1
5:register[25]: V:1
5:register[26]: V:1
5:register[27]: V:1
5:register[28]: V:1
5:register[29]: V:1
5:register[30]: V:1
5:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 6 retired_instruction : 1
6 FE: XXXX ID: XXXX EX: XXXX MEM: 1
6:register[0]: V:1
6:register[1]: V:1
6:register[2]: V:1
6:register[3]: V:1
6:register[4]: V:1
6:register[5]: V:1
6:register[6]: V:1
6:register[7]: V:1
6:register[8]: V:1
6:register[9]: V:1
6:register[10]: V:1
6:register[11]: V:1
6:register[12]: V:1
6:register[13]: V:1
6:register[14]: V:1
6:register[15]: V:1
6:register[16]: V:1
6:register[17]: V:1
6:register[18]: V:1
6:register[19]: V:1
6:register[20]: V:1
6:register[21]: V:1
6:register[22]: V:1
6:register[23]: V:1
6:register[24]: V:1
6:register[25]: V:1
6:register[26]: V:1
6:register[27]: V:1
6:register[28]: V:1
6:register[29]: V:1
6:register[30]: V:1
6:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 7 retired_instruction : 2
7 FE: 2 ID: XXXX EX: XXXX MEM: XXXX
7:register[0]: V:1
7:register[1]: V:1
7:register[2]: V:1
7:register[3]: V:1
7:register[4]: V:1
7:register[5]: V:1
7:register[6]: V:1
7:register[7]: V:1
7:register[8]: V:1
7:register[9]: V:1
7:register[10]: V:1
7:register[11]: V:1
7:register[12]: V:1
7:register[13]: V:1
7:register[14]: V:1
7:register[15]: V:1
7:register[16]: V:1
7:register[17]: V:1
7:register[18]: V:1
7:register[19]: V:1
7:register[20]: V:1
7:register[21]: V:1
7:register[22]: V:1
7:register[23]: V:1
7:register[24]: V:1
7:register[25]: V:1
7:register[26]: V:1
7:register[27]: V:1
7:register[28]: V:1
7:register[29]: V:1
7:register[30]: V:1
7:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 8 retired_instruction : 2
8 FE: 3 ID: 2 EX: XXXX MEM: XXXX
8:register[0]: V:1
8:register[1]: V:1
8:register[2]: V:1
8:register[3]: V:1
8:register[4]: V:1
8:register[5]: V:1
8:register[6]: V:1
8:register[7]: V:1
8:register[8]: V:1
8:register[9]: V:1
8:register[10]: V:1
8:register[11]: V:1
8:register[12]: V:1
8:register[13]: V:1
8:register[14]: V:1
8:register[15]: V:1
8:register[16]: V:1
8:register[17]: V:1
8:register[18]: V:1
8:register[19]: V:1
8:register[20]: V:1
8:register[21]: V:1
8:register[22]: V:1
8:register[23]: V:1
8:register[24]: V:1
8:register[25]: V:1
8:register[26]: V:1
8:register[27]: V:1
8:register[28]: V:1
8:register[29]: V:1
8:register[30]: V:1
8:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 9 retired_instruction : 2
9 FE: 4 ID: 3 EX: 2 MEM: XXXX
9:register[0]: V:1
9:register[1]: V:1
9:register[2]: V:1
9:register[3]: V:1
9:register[4]: V:1
9:register[5]: V:1
9:register[6]: V:1
9:register[7]: V:1
9:register[8]: V:1
9:register[9]: V:1
9:register[10]: V:1
9:register[11]: V:1
9:register[12]: V:1
9:register[13]: V:1
9:register[14]: V:1
9:register[15]: V:1
9:register[16]: V:1
9:register[17]: V:1
9:register[18]: V:1
9:register[19]: V:1
9:register[20]: V:1
9:register[21]: V:1
9:register[22]: V:1
9:register[23]: V:1
9:register[24]: V:0
9:register[25]: V:1
9:register[26]: V:1
9:register[27]: V:1
9:register[28]: V:1
9:register[29]: V:1
9:register[30]: V:1
9:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 10 retired_instruction : 2
10 FE: 4 ID: 3 EX: XXXX MEM: 2
10:register[0]: V:1
10:register[1]: V:1
10:register[2]: V:1
10:register[3]: V:1
10:register[4]: V:1
10:register[5]: V:1
10:register[6]: V:1
10:register[7]: V:1
10:register[8]: V:1
10:register[9]: V:1
10:register[10]: V:1
10:register[11]: V:1
10:register[12]: V:1
10:register[13]: V:1
10:register[14]: V:1
10:register[15]: V:1
10:register[16]: V:1
10:register[17]: V:1
10:register[18]: V:1
10:register[19]: V:1
10:register[20]: V:1
10:register[21]: V:1
10:register[22]: V:1
10:register[23]: V:1
10:register[24]: V:0
10:register[25]: V:1
10:register[26]: V:1
10:register[27]: V:1
10:register[28]: V:1
10:register[29]: V:1
10:register[30]: V:1
10:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 11 retired_instruction : 3
11 FE: 5 ID: 4 EX: 3 MEM: XXXX
11:register[0]: V:1
11:register[1]: V:1
11:register[2]: V:1
11:register[3]: V:1
11:register[4]: V:1
11:register[5]: V:1
11:register[6]: V:1
11:register[7]: V:1
11:register[8]: V:1
11:register[9]: V:1
11:register[10]: V:1
11:register[11]: V:1
11:register[12]: V:1
11:register[13]: V:1
11:register[14]: V:1
11:register[15]: V:1
11:register[16]: V:1
11:register[17]: V:1
11:register[18]: V:1
11:register[19]: V:1
11:register[20]: V:1
11:register[21]: V:1
11:register[22]: V:1
11:register[23]: V:1
11:register[24]: V:0
11:register[25]: V:1
11:register[26]: V:1
11:register[27]: V:1
11:register[28]: V:1
11:register[29]: V:1
11:register[30]: V:1
11:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 12 retired_instruction : 3
12 FE: 6 ID: 5 EX: 4 MEM: 3
12:register[0]: V:1
12:register[1]: V:1
12:register[2]: V:1
12:register[3]: V:1
12:register[4]: V:1
12:register[5]: V:1
12:register[6]: V:1
12:register[7]: V:1
12:register[8]: V:1
12:register[9]: V:1
12:register[10]: V:1
12:register[11]: V:1
12:register[12]: V:1
12:register[13]: V:1
12:register[14]: V:1
12:register[15]: V:1
12:register[16]: V:1
12:register[17]: V:1
12:register[18]: V:1
12:register[19]: V:1
12:register[20]: V:1
12:register[21]: V:1
12:register[22]: V:1
12:register[23]: V:1
12:register[24]: V:0
12:register[25]: V:1
12:register[26]: V:1
12:register[27]: V:1
12:register[28]: V:1
12:register[29]: V:1
12:register[30]: V:1
12:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 13 retired_instruction : 4
13 FE: 7 ID: 6 EX: 5 MEM: 4
13:register[0]: V:1
13:register[1]: V:1
13:register[2]: V:1
13:register[3]: V:1
13:register[4]: V:1
13:register[5]: V:1
13:register[6]: V:1
13:register[7]: V:1
13:register[8]: V:1
13:register[9]: V:1
13:register[10]: V:1
13:register[11]: V:1
13:register[12]: V:1
13:register[13]: V:1
13:register[14]: V:1
13:register[15]: V:0
13:register[16]: V:1
13:register[17]: V:1
13:register[18]: V:1
13:register[19]: V:1
13:register[20]: V:1
13:register[21]: V:1
13:register[22]: V:1
13:register[23]: V:1
13:register[24]: V:1
13:register[25]: V:1
13:register[26]: V:1
13:register[27]: V:1
13:register[28]: V:1
13:register[29]: V:1
13:register[30]: V:1
13:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 14 retired_instruction : 5
14 FE: 7 ID: 6 EX: XXXX MEM: 5
14:register[0]: V:1
14:register[1]: V:1
14:register[2]: V:1
14:register[3]: V:1
14:register[4]: V:1
14:register[5]: V:1
14:register[6]: V:1
14:register[7]: V:1
14:register[8]: V:1
14:register[9]: V:1
14:register[10]: V:1
14:register[11]: V:1
14:register[12]: V:1
14:register[13]: V:1
14:register[14]: V:1
14:register[15]: V:0
14:register[16]: V:1
14:register[17]: V:1
14:register[18]: V:1
14:register[19]: V:1
14:register[20]: V:1
14:register[21]: V:1
14:register[22]: V:1
14:register[23]: V:1
14:register[24]: V:1
14:register[25]: V:1
14:register[26]: V:1
14:register[27]: V:1
14:register[28]: V:1
14:register[29]: V:1
14:register[30]: V:1
14:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 15 retired_instruction : 6
15 FE: 8 ID: 7 EX: 6 MEM: XXXX
15:register[0]: V:1
15:register[1]: V:1
15:register[2]: V:1
15:register[3]: V:1
15:register[4]: V:1
15:register[5]: V:1
15:register[6]: V:1
15:register[7]: V:1
15:register[8]: V:1
15:register[9]: V:1
15:register[10]: V:1
15:register[11]: V:1
15:register[12]: V:1
15:register[13]: V:1
15:register[14]: V:1
15:register[15]: V:0
15:register[16]: V:1
15:register[17]: V:1
15:register[18]: V:1
15:register[19]: V:1
15:register[20]: V:1
15:register[21]: V:1
15:register[22]: V:1
15:register[23]: V:1
15:register[24]: V:1
15:register[25]: V:1
15:register[26]: V:1
15:register[27]: V:1
15:register[28]: V:1
15:register[29]: V:1
15:register[30]: V:1
15:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 16 retired_instruction : 6
16 FE: 8 ID: 7 EX: XXXX MEM: 6
16:register[0]: V:1
16:register[1]: V:1
16:register[2]: V:1
16:register[3]: V:1
16:register[4]: V:1
16:register[5]: V:1
16:register[6]: V:1
16:register[7]: V:1
16:register[8]: V:1
16:register[9]: V:1
16:register[10]: V:1
16:register[11]: V:1
16:register[12]: V:1
16:register[13]: V:1
16:register[14]: V:1
16:register[15]: V:0
16:register[16]: V:1
16:register[17]: V:1
16:register[18]: V:1
16:register[19]: V:1
16:register[20]: V:1
16:register[21]: V:1
16:register[22]: V:1
16:register[23]: V:1
16:register[24]: V:1
16:register[25]: V:1
16:register[26]: V:1
16:register[27]: V:1
16:register[28]: V:1
16:register[29]: V:1
16:register[30]: V:1
16:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 17 retired_instruction : 7
17 FE: 9 ID: 8 EX: 7 MEM: XXXX
17:register[0]: V:1
17:register[1]: V:1
17:register[2]: V:1
17:register[3]: V:1
17:register[4]: V:1
17:register[5]: V:1
17:register[6]: V:1
17:register[7]: V:1
17:register[8]: V:1
17:register[9]: V:1
17:register[10]: V:1
17:register[11]: V:1
17:register[12]: V:1
17:register[13]: V:1
17:register[14]: V:1
17:register[15]: V:1
17:register[16]: V:1
17:register[17]: V:0
17:register[18]: V:1
17:register[19]: V:1
17:register[20]: V:1
17:register[21]: V:1
17:register[22]: V:1
17:register[23]: V:1
17:register[24]: V:1
17:register[25]: V:1
17:register[26]: V:1
17:register[27]: V:1
17:register[28]: V:1
17:register[29]: V:1
17:register[30]: V:1
17:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 18 retired_instruction : 7
18 FE: 9 ID: 8 EX: XXXX MEM: 7
18:register[0]: V:1
18:register[1]: V:1
18:register[2]: V:1
18:register[3]: V:1
18:register[4]: V:1
18:register[5]: V:1
18:register[6]: V:1
18:register[7]: V:1
18:register[8]: V:1
18:register[9]: V:1
18:register[10]: V:1
18:register[11]: V:1
18:register[12]: V:1
18:register[13]: V:1
18:register[14]: V:1
18:register[15]: V:1
18:register[16]: V:1
18:register[17]: V:0
18:register[18]: V:1
18:register[19]: V:1
18:register[20]: V:1
18:register[21]: V:1
18:register[22]: V:1
18:register[23]: V:1
18:register[24]: V:1
18:register[25]: V:1
18:register[26]: V:1
18:register[27]: V:1
18:register[28]: V:1
18:register[29]: V:1
18:register[30]: V:1
18:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 19 retired_instruction : 8
19 FE: 10 ID: 9 EX: 8 MEM: XXXX
19:register[0]: V:1
19:register[1]: V:1
19:register[2]: V:1
19:register[3]: V:1
19:register[4]: V:1
19:register[5]: V:1
19:register[6]: V:1
19:register[7]: V:1
19:register[8]: V:1
19:register[9]: V:1
19:register[10]: V:1
19:register[11]: V:1
19:register[12]: V:1
19:register[13]: V:1
19:register[14]: V:1
19:register[15]: V:1
19:register[16]: V:1
19:register[17]: V:0
19:register[18]: V:1
19:register[19]: V:1
19:register[20]: V:1
19:register[21]: V:1
19:register[22]: V:1
19:register[23]: V:1
19:register[24]: V:1
19:register[25]: V:1
19:register[26]: V:1
19:register[27]: V:1
19:register[28]: V:1
19:register[29]: V:1
19:register[30]: V:1
19:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 20 retired_instruction : 8
20 FE: 10 ID: 9 EX: XXXX MEM: 8
20:register[0]: V:1
20:register[1]: V:1
20:register[2]: V:1
20:register[3]: V:1
20:register[4]: V:1
20:register[5]: V:1
20:register[6]: V:1
20:register[7]: V:1
20:register[8]: V:1
20:register[9]: V:1
20:register[10]: V:1
20:register[11]: V:1
20:register[12]: V:1
20:register[13]: V:1
20:register[14]: V:1
20:register[15]: V:1
20:register[16]: V:1
20:register[17]: V:0
20:register[18]: V:1
20:register[19]: V:1
20:register[20]: V:1
20:register[21]: V:1
20:register[22]: V:1
20:register[23]: V:1
20:register[24]: V:1
20:register[25]: V:1
20:register[26]: V:1
20:register[27]: V:1
20:register[28]: V:1
20:register[29]: V:1
20:register[30]: V:1
20:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 21 retired_instruction : 9
21 FE: 11 ID: 10 EX: 9 MEM: XXXX
21:register[0]: V:1
21:register[1]: V:1
21:register[2]: V:1
21:register[3]: V:1
21:register[4]: V:1
21:register[5]: V:1
21:register[6]: V:1
21:register[7]: V:1
21:register[8]: V:1
21:register[9]: V:1
21:register[10]: V:1
21:register[11]: V:1
21:register[12]: V:1
21:register[13]: V:1
21:register[14]: V:1
21:register[15]: V:1
21:register[16]: V:1
21:register[17]: V:0
21:register[18]: V:1
21:register[19]: V:1
21:register[20]: V:1
21:register[21]: V:1
21:register[22]: V:1
21:register[23]: V:1
21:register[24]: V:1
21:register[25]: V:1
21:register[26]: V:1
21:register[27]: V:1
21:register[28]: V:1
21:register[29]: V:1
21:register[30]: V:1
21:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 22 retired_instruction : 9
22 FE: 11 ID: 10 EX: XXXX MEM: 9
22:register[0]: V:1
22:register[1]: V:1
22:register[2]: V:1
22:register[3]: V:1
22:register[4]: V:1
22:register[5]: V:1
22:register[6]: V:1
22:register[7]: V:1
22:register[8]: V:1
22:register[9]: V:1
22:register[10]: V:1
22:register[11]: V:1
22:register[12]: V:1
22:register[13]: V:1
22:register[14]: V:1
22:register[15]: V:1
22:register[16]: V:1
22:register[17]: V:0
22:register[18]: V:1
22:register[19]: V:1
22:register[20]: V:1
22:register[21]: V:1
22:register[22]: V:1
22:register[23]: V:1
22:register[24]: V:1
22:register[25]: V:1
22:register[26]: V:1
22:register[27]: V:1
22:register[28]: V:1
22:register[29]: V:1
22:register[30]: V:1
22:register[31]: V:1
--------------------------------------------
--------------------------------------------
cycle count : 23 retired_instruction : 10
23 FE: 12 ID: 11 EX: 10 MEM: XXXX
23:register[0]: V:1
23:register[1]: V:1
23:register[2]: V:1
23:register[3]: V:1
23:register[4]: V:1
23:register[5]: V:1
23:register[6]: V:1
23:register[7]: V:1
23:register[8]: V:1
23:register[9]: V:1
23:register[10]: V:1
23:register[11]: V:1
23:register[12]: V:1
23:register[13]: V:1
23:register[14]: V:1
23:register[15]: V:1
23:register[16]: V:1
23:register[17]: V:0
23:register[18]: V:1
23:register[19]: V:0
23:register[20]: V:1
23:register[21]: V:1
23:register[22]: V:1
23:register[23]: V:1
23:register[24]: V:1
23:register[25]: V:1
23:register[26]: V:1
23:register[27]: V:1
23:register[28]: V:1
23:register[29]: V:1
23:register[30]: V:1
23:register[31]: V:1
--------------------------------------------
**Heartbeat** cycle_count: 23 inst:10 IPC: 0.434783 Overall IPC: 0.434783
 Simulation is ended